在PAC-Designer中进行Trim配置期间,在计算目标配置文件的DAC设置时收到错误。是什么导致这种情况?-Lattice-莱迪斯社区-FPGA CPLD-ChipDebug

在PAC-Designer中进行Trim配置期间,在计算目标配置文件的DAC设置时收到错误。是什么导致这种情况?

修剪计算引用可在“修剪配置选项”菜单中配置的设置。

在某些情况下,您可以通过从默认值5%增加“最大供应调整范围”来修复错误。

在其他情况下,在Trim输出范围内无法实现配置文件之间的电压差 – 这取决于各个DC-DC转换器架构。 。Power Manager II中使用的Trim DAC能够提供+/- 200 uA的电流,其双极零输出电压的电压范围为+/- 320 mV。。您可能需要降低配置文件之间的电压差,以便计算所有四个配置文件的工作配置。

请登录后发表评论

    没有回复内容