2012.1 Vivado时序 – 如何获取速度文件版本?-Xilinx-AMD社区-FPGA CPLD-ChipDebug

2012.1 Vivado时序 – 如何获取速度文件版本?

描述

如何获取速度文件版本?

在以下命令的标头或一般信息中:

report_timing_summary -delay_type min_max -path_type full_clock_expanded -check_timing_verbose -max_paths 10 -nworst 1 -significant_digits 3 -input_pins -nets -name {timing_1}

结果在Tcl控制台:

> report_timing_summary -delay_type min_max -path_type full_clock_expanded -check_timing_verbose -max_paths 10 -nworst 1 -significant_digits 3 -input_pins -nets
信息:[Timing-91] UpdateTimingParams:估计,速度等级:-2,延迟类型:min_max,约束类型:SDC。
————————————————– ———————————————-
|报告:时间总结
|设计:ffdiv
|部分:器件= 7k325t封装= fbg900速度= -2( 预览1.04 2012-04-11
|版本:Vivado v2012.1(64位)构建178133 xbuild于4月17日星期二22:33:16 MDT 2012
|日期:2012年4月30日星期一08:19:20
|命令:report_timing_summary -delay_type min_max -path_type full_clock_expanded -check_timing_verbose -max_paths 10 -nworst 1 -significant_digits 3 -input_pins -nets

请登录后发表评论

    没有回复内容