描述
找到版本 ：v1.4
已解决的版本和其他已知问题 ：请参阅（Xilinx答复40469）
Vivado Design Suite2012.1中的7系列PCI Express v1.4集成块不支持在VHDL的端点配置中生成内核。在当前版本中，仅支持Verilog。
解
这是一个已知问题，需要在将来的版本中修复。
注意 ：“找到版本”是指首次发现问题的版本。问题可能也存在于早期版本中，但尚未执行特定测试来验证早期版本。
修订记录
05/08/2012 – 初始版本
找到版本 ：v1.4
已解决的版本和其他已知问题 ：请参阅（Xilinx答复40469）
Vivado Design Suite2012.1中的7系列PCI Express v1.4集成块不支持在VHDL的端点配置中生成内核。在当前版本中，仅支持Verilog。
这是一个已知问题，需要在将来的版本中修复。
注意 ：“找到版本”是指首次发现问题的版本。问题可能也存在于早期版本中，但尚未执行特定测试来验证早期版本。
修订记录
05/08/2012 – 初始版本
没有回复内容