用于PCI Express v1.5的7系列集成模块(ISE 14.1 / Vivado 2012.1) – 端点配置的VHDL仿真支持-Xilinx-AMD社区-FPGA CPLD-ChipDebug

用于PCI Express v1.5的7系列集成模块(ISE 14.1 / Vivado 2012.1) – 端点配置的VHDL仿真支持

描述

找到版本 :v1.5
已解决的版本和其他已知问题 :请参阅(Xilinx答复40469)

我可以使用“Cadence Incisive Enterprise Simulator(IES)”和“Synopsys VCS和VCS MX”仿真器对PCI Express v1.5内核的7系列集成块进行VHDL仿真吗?

用于PCI Express v1.5内核的7系列集成模块目前支持下面提到的所有三种仿真器。但是,仅使用Mentor Graphics ModelSim支持VHDL仿真。下面列表中的所有三个仿真器都支持Verilog仿真。

Cadence Incisive Enterprise Simulator(IES)[仅限Verilog仿真]
Synopsys VCS和VCS MX [仅限Verilog仿真]
Mentor Graphics ModelSim [Verilog / VHDL Simulation]

适用 于PCI Express v1.6内核的7系列集成模块 更新 :上述限制仍存在于v1.6中。但是,v1.6现在支持Verilog中的XSIM(在Vivado中);不支持VHDL。

注意:
“找到版本”是指首次发现问题的版本。问题可能也存在于早期版本中,但尚未执行特定测试来验证早期版本。

修订记录

07/25/2012 – 针对v1.6核心进行了更新
05/14/2012 – 针对v1.5核心进行了更新
05/10/2012 – 对VHDL / Verilog仿真支持的澄清
05/08/2012 – 初始版本

请登录后发表评论

    没有回复内容