Zynq-7000 SoC,Boot  –  Quad-SPI控制器,在非Quad-SPI启动模式下,在SPI数据阶段不会驱动HOLD_B无效-Xilinx-AMD社区-FPGA CPLD-ChipDebug

Zynq-7000 SoC,Boot – Quad-SPI控制器,在非Quad-SPI启动模式下,在SPI数据阶段不会驱动HOLD_B无效

描述

当选择引导模式JTAG,NOR或NAND时,Quad-SPI HOLD_B引脚保持低电平,控制器无法与Quad-SPI器件通信。这是因为MIO引脚5(Boot_Mode选择的一部分)被束缚在低位。

当选择其他启动模式时,MIO引脚5绑定为高电平且没有问题。

当JTAG,NOR或NAND是引导器件时,不要在系统中使用Quad-SPI器件。

Quad-SPI器件具有两用引脚:HOLD_B / DQ3。当CS_B有效时,低电平有效HOLD_B将CLK和DIN以及3态DOUT置为有效。

HOLD_B / DQ3映射到MIO引脚5,当选择Quad-SPI引导模式时,该引脚被拉高。在这种情况下,Quad-SPI按预期工作。

但是,某些引导模式(如JTAG)会将MIO [5]拉低。如果在这些其他引导模式中使用QSPI,则会导致在某些Quad-SPI协议阶段中置位HOLD_B,这将挂起Quad-SPI事务。

影响:
次要。只有在极少数情况下才需要包含Quad-SPI器件而不能从中启动。
解决方法:
仅当Quad-SPI器件是引导器件时才连接它。
受影响的配置:
使用Quad-SPI接口但不以Quad-SPI模式启动的系统。
受影响的器件版本: 参考(Xilinx答复47916)
请登录后发表评论

    没有回复内容