Zynq-7000 SoC,APU  –  L2缓存控制器可以预取4 KB边界,偏移设置为23-Xilinx-AMD社区-FPGA CPLD-ChipDebug