Zynq-7000 SoC,APU  –  SO和Dev Reads功能的高优先级可能会导致可缓存读取事务的QoS问题-Xilinx-AMD社区-FPGA CPLD-ChipDebug

Zynq-7000 SoC,APU – SO和Dev Reads功能的高优先级可能会导致可缓存读取事务的QoS问题

描述

当“强有序(SO)和器件(Dev)的高优先级读取”功能启用时,L2缓存控制器为SO和Dev读取请求提供比正常可缓存读取更高的优先级。当控制器接收到连续的SO / Device读取流时,该活动可能会阻止L2缓存行填充请求被转发到内存。

只有在能够发出连续SO或Dev读取流的系统中才需要解决方法。在这种情况下,解决方法是禁用“SO和Dev读取的高优先级”功能。这是L2控制器中的默认设置。

影响: 不重要的。
解决方法: 禁用“SO和Dev读取的高优先级”功能。这是L2缓存控制器中的默认设置。
配置
受影响:
使用一个或两个处理器并能够发出连续SO或Dev读取流的系统。
受影响的器件版本: 全部,没有计划修复。请参阅(Xilinx答复47916) Zynq-7000 SoC芯片版本差异。

通过将L2控制器辅助控制寄存器的第10位设置为1,可以启用“SO和Dev读取的高优先级”功能。启用时,此功能优先考虑强有序和器件读取L2控制器AXI主机中的可缓存读取接口。当控制器接收连续的SO或Dev读取流时,这可以防止L2高速缓存中未命中的可高速缓存读取被发布到存储器。

满足以下条件时会发生此问题:

  • L2控制器辅助控制寄存器的位10(SO和Dev读取使能的高优先级)设置为1。
  • L2控制器接收在L2高速缓存中未命中的可高速缓存的读取。
  • L2控制器接收连续的SO或器件读取流,其占用主接口中的所有地址槽。

影响详细信息:当满足上述条件时,在SO / Dev读取流停止之前,不会发出由L2缓存未命中引起的行填充。请注意,每个L2控制器主接口都有四个地址槽,因此如果L1能够发出至少四个未完成的SO / Dev读取,则服务质量问题仅出现在可高速缓存的读取上。

请登录后发表评论

    没有回复内容