Zynq-7000 SoC,PS时钟 – 系统时钟的软复位不会将时钟分频器一致地复位为默认值-Xilinx-AMD社区-FPGA CPLD-ChipDebug

Zynq-7000 SoC,PS时钟 – 系统时钟的软复位不会将时钟分频器一致地复位为默认值

描述

系统时钟的软复位不会始终将时钟分频器复位为默认值。软复位后,软件必须配置所有时钟分频器,而不依赖于默认设置。

影响:

次要的,软件应该总是重新编程时钟子系统。

解决方法:

软复位后,软件应重新编程时钟。

受影响的配置:

所有。

受影响的器件版本: 请参阅(Xilinx答复47916) – Zynq-7000设计咨询主答复记录


影响细节

PS时钟分频器可能无法更新为其复位/默认值。

如果在软复位之前关闭PLL,则在软复位后立即关闭,PS将使用尚未完成开启的PLL时钟。

解决方法细节

软复位后,配置所有时钟分频器。这样可以确保无论状态如何,都可以在复位后正确设置时钟分频器。此外,ARM PLL不应在软复位之前关闭。

请登录后发表评论

    没有回复内容