Zynq-7000 SoC,DDR  –  DCI不起作用-Xilinx-AMD社区-FPGA CPLD-ChipDebug

Zynq-7000 SoC,DDR – DCI不起作用

描述

DDRIOB存在DCI状态机问题,无法动态确定正确阻抗匹配的设置。这导致DDR2 / DDR3输入端接和LPDDR2输出驱动强度与DCI参考电阻不匹配。

影响:轻微。

解决方法:无。

受影响的配置:使用DDR内存控制器的系统(DDR2,DDR3和LPDDR2)

受影响的器件版本:请参考Zynq-7000 SoC – 设计咨询主答复记录(Xilinx答复47916)

请登录后发表评论

    没有回复内容