描述
如果事务的所有写数据都包含在单个AXI数据传输周期中，则可能发生潜在的SRAM / NOR数据错误。始终执行在事务中需要多个AXI数据传输周期的写入。
解
| 影响： | 轻微，请参阅解决方法详细信息。 |
| 解决方法： | 请参阅解决方法详细信息。 |
| 受影响的配置： | 使用SRAM / NOR接口的系统。 NAND接口模式不受影响。 |
| 受影响的器件版本： | 所有。没有计划修复。请参阅（Xilinx答复47916） – Zynq-7000 SoC芯片版本差异。 |
解决方法细节：
- 使用足够长的内存突发长度来包含多个AXI节拍（通常内存突发长度为4将执行此操作）。
这种解决方案对性能的影响最小，因为AXI突发数据（大于1拍）在存储器接口上得到最佳处理。如果存储器器件支持背靠背事务而没有芯片选择被置为无效，则可以使用这种解决方法。 - 如果存储器器件要求在突发之间取消断言芯片选择，那么最好的解决方法是将refresh_period寄存器设置为1。
这可确保控制器在每次事务之间返回空闲状态。这在突发的每个事务之间增加了tTR空闲周期，否则这些事务将背靠背地完成。
没有回复内容