Zynq-7000 SoC，SPI – 在MIO的主模式下，SPI控制器在SS0信号断言时自行复位（仅限ES芯片）

描述

当SPI控制器配置为主控制器时，SS0信号是输出。来自MIO / EMIO多路复用器的未使用输入信号必须保持无效。使用MIO接口时，将SS0控制器信号路由至EMIO接口，并将EMIO SS0输入信号分配给net_vcc（这可能不是默认设置）。

解

通过MIO或EMIO连接时：

1.不要在任何MIO引脚上使能SPI SS0信号。

2.在MHS文件中配置EMIO SPI SS0端口信号，使其输出和SS输入与net_vcc相关联：

• PORT processing_system7_0_SPI0_SS_O_pin = processing_system7_0_SPI0_SS_O，DIR = O
• 端口SPI0_SS_O = processing_system7_0_SPI0_SS_O
• 端口SPI0_SS_I = net_vcc

注意： ISE 14.1默认设置将EMIO SS0输出连接到输入，并在控制器置位SS 0时使控制器复位。

生产硅的注意事项：在主模式下，如果不使用SS0，则将SS0连接到Vcc。这很重要，因为控制器在主模式下监听此信号以检测多主模式情况;如果SS0为逻辑低电平，则控制器将采用多主模式并发出Mode_Fail中断。 Vcc不是Vivado 2013.2中未使用的SS0信号的默认设置。