首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский
开通会员 尊享会员权益
登录
注册
找回密码
简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
评分
分享
QQ空间
微博
QQ好友
海报分享
复制链接
首页
社区
FPGA CPLD
FPGA常见问题
正文
状态机总是莫名其妙的跳变到初始状态,有哪位有经验分享下?
chengfeng
9年前发布
185
4
该帖子内容已隐藏,请评论后查看
登录后继续评论
登录
注册
请登录后发表评论
登录
注册
回复
4
只看作者
最新
最热
ii1397
0
chipdebug
超级版主
0
yinhk
2
chengfeng
作者
0
你的状态机是不是本身写的就有问题,先保证状态机的设计没有问题,然后再去做约束。
这种问题首先要检查代码看看你的状态机是否稳定,仿真是不是没做?
安全状态机约束做了吗?
Hot那个已经约束了