LogiCORE IP串行RapidIO Gen2 v1.4  – 在哪里可以找到调试信号列表?-Xilinx-AMD社区-FPGA CPLD-ChipDebug

LogiCORE IP串行RapidIO Gen2 v1.4 – 在哪里可以找到调试信号列表?

描述

LogiCORE IP串行RapidIO Gen2 v1.4内核有一个额外的端口,可以提供有助于调试的信号。所有这些信号的清单如下表所示:

信号

描述

phy_debug [0] 已选择IDLE2
phy_debug [1] 模式1x
phy_debug [2] 已选择IDLE1
phy_debug [3] 端口初始化
phy_debug [4] rx lane r
phy_debug [5] gtrx chanbonden
phy_debug [9:6] 0
phy_debug [13:10] gtrx chanisaligned
phy_debug [29:14] gtrx chariscomma
phy_debug [33:30] gttx抑制
phy_debug [34] gtrx reset req
phy_debug [35] Nxlanes对齐
phy_debug [36] Nxlanes rdy
phy_debug [37] 检测到1x模式
phy_debug [41:38] 初始状态
phy_debug [42] 不同步
phy_debug [95:43] 0
phy_debug [96] rfr发送
phy_debug [97] lreq送了
phy_debug [98] pna发送
phy_debug [99] pr发送
phy_debug [100] lresp发送
phy_debug [101] mce发送
phy_debug [102] pa发送
phy_debug [103] 发送了init cs
phy_debug [104] 发送lreq
phy_debug [105] 链接重置
phy_debug [159:106] 0
phy_debug [160] 发送pna
phy_debug [161] pna检测
phy_debug [162] 发送公关
phy_debug [163] 检测
phy_debug [164] 输出错误停止
phy_debug [165] 输出重试停止
phy_debug [166] 输入错误停止
phy_debug [167] 输入重试停止
phy_debug [191:168] 0
phy_debug [196:192] 导致传出PNA的字段
phy_debug [197] 输出致命错误检测
phy_debug [198] 输出可恢复错误检测
phy_debug [199] 输入重试检测
phy_debug [200] 输入可恢复错误检测
phy_debug [201] OLLM RXin数据包
phy_debug [202] OLLM RXframing sop
phy_debug [203] OLLM RXframing eop
phy_debug [204] OLLM RXframing停止使用
phy_debug [223:205] 0

注意:请仅在绝对必要时连接上述信号。连接其中任何一个都会对时序收敛产生负面影响。

修订记录
04/14/2012 – 初始版本

请登录后发表评论

    没有回复内容