LogiCORE IP视频屏幕显示(OSD)v3.0  – 如果每像素位颜色深度设置为2,为什么OSD无法生成?-Xilinx-AMD社区-FPGA CPLD-ChipDebug

LogiCORE IP视频屏幕显示(OSD)v3.0 – 如果每像素位颜色深度设置为2,为什么OSD无法生成?

描述

如果每像素位颜色深度设置为2,为什么OSD无法生成?

发生以下错误:

错误:对于v_osd_v3_0_R2p1,sim-XST失败。错误:HDLC编译器:1401 – “C:\ Projects \ Rotel \ Design \ Coregen_VideoOSD \ VOSD_3p0 \ VOSD_3p0_R2p1 \ tmp \ _cg \ _bbx \ v_osd_v3_0 \ osd_rt_gpu2.vhd”第819行:信号text_addr_comb [8]单位错误:sim – 发现错误在生成期间。

这是On Screen Display v3.0中的已知问题,将在下一版本中修复。

您可以通过将每像素位颜色深度设置为1来解决此问题。

有关LogiCORE IP视频屏幕显示发行说明和已知问题的详细列表,请参阅(Xilinx答复33257)

请登录后发表评论

    没有回复内容