运行Reveal Analyzer时需要哪些文件以及从哪里获取文件?-Lattice-莱迪斯社区-FPGA CPLD-ChipDebug

运行Reveal Analyzer时需要哪些文件以及从哪里获取文件?

使用Reveal Analyzer进行调试时需要四个文件:

  1. .bit / .jed文件,由Lattice Diamond的Export Files流程设计实现过程生成,需要对设备进行编程。
  2. .hub文件,由Lattice Diamond的Place&
  3. 路径设计过程的设计实现过程,用于对来自不同揭示模块的数据进行排序。
  4. .rvl文件,由Reveal Inserter生成,用于识别跟踪和触发信号并使选项风暴。

.rvs文件,由Reveal Inserter生成,包含可由Reveal Analyzer更改的设置。

  1. 调试后,Reveal Analyzer通过保存项目生成以下文件:
  2. .rva文件,当您重新打开上次保存的Reveal Analyzer项目时,该文件可用作输入文件。
  3. .trc文件,包含从先前运行中获取的波形信息。
  4. 首次打开Reveal Analyzer时,将显示信息,直到您按下“运行”按钮。

更改跟踪和触发信号后,将显示错误信息。。运行完成后,将显示已更改调试配置的有效信息。
。.vcd文件,您可以选择右键单击波形视图,选择导出波形并选择文件类型。。其中包含可以在第三方工具(如Modelsim和Active-HDL)中显示的波形数据。
。.txt文件,您可以选择右键单击波形视图,选择导出波形并选择文件类型。。这是ASCII格式文件,也可以在Modelsim和Active-HDL等第三方工具中显示。。该文件采用ASCII字符制表符分隔格式。。它包含一个带有信号名称的头行,每行包含每个信号的值,每个采样时钟一行。

请登录后发表评论