Aurora 8B / 10B v7.1 / v5.3  – 内核重置每4520个USER_CLK周期,出现RXNOTINTABLE错误-Xilinx-AMD社区-FPGA CPLD-ChipDebug

Aurora 8B / 10B v7.1 / v5.3 – 内核重置每4520个USER_CLK周期,出现RXNOTINTABLE错误

描述

如果运行Aurora 8b / 10b(v7.1 / v5.3)示例设计,由于三个软错误,然后是硬错误,链路每4520个用户时钟周期重置一次。软错误由GTX磁贴的RXNOTINTABLE信号生成,但数据由示例设计生成。

此行为似乎是由Aurora Core的热插拔模块的输入(GTX_TEST)到MGT磁贴的毛刺引起的。 RXRESETDONE信号将在RXNOTINTABLE错误开始时在同一边沿无效,未应用明显的复位。

需要在“* _hotplug.v / vhd”中更改以下代码,以在aurora_8b10b热插拔模块的link_reset信号上添加触发器。该模块可以在Aurora Core的“src”文件夹中找到。

修改前:

分配link_reset_0 =((count_for_reset_r> 14’d5100)&(count_for_reset_r <14’d10200))? 1’b1:1’b0;
分配link_reset_1 =((count_for_reset_r> 14’d5100)&(count_for_reset_r <14’d16300))? 1’b1:1’b0;

修改后:

总是@(posedge USER_CLK)
开始
link_reset_0 <=((count_for_reset_r> 14’d5100)&(count_for_reset_r <14’d10200));
link_reset_1 <=((count_for_reset_r> 14’d5100)&(count_for_reset_r <14’d16300));
结束

这个问题将在核心的下一个版本中修复。

修订记录:

04/13/2012 – 初始版本

请登录后发表评论

    没有回复内容