Spartan-6 FPGA设计助手 – 解决常见的Block RAM / FIFO问题

描述

本答复记录有助于指导您解决Spartan-6FPGA设计中Block RAM和FIFO资源的常见问题。

注意：本答复记录是XilinxSpartan-6FPGA解决方案中心（Xilinx答复44744）的一部分.XilinxSpartan-6FPGA解决方案中心可用于解决与Spartan-6器件相关的所有问题。无论您是使用Spartan-6FPGA开始新设计还是解决问题，请使用Spartan-6FPGA解决方案中心指导您获取正确的信息。

解

从下面列出的常见Block RAM或FIFO相关问题中选择。每个答复记录可以帮助您找到解决方案：

• （Xilinx答复40529）不支持Spartan-6 – 9K Block RAM初始化（受影响IP列表）
• （Xilinx答复44192） Spartan-6 FPGA速度文件的设计咨询 – 低功耗-1L器件中Block RAM fMAX的更新
• （Xilinx答复34533） Spartan-6 FPGA Block RAM的设计咨询 – 地址空间重叠
• （Xilinx答复34541） Spartan-6 FPGA Block RAM的设计咨询 – 9K Block RAM简单双端口（SDP）数据宽度限制
• （Xilinx答复34712） Spartan-6 FPGA Block RAM的设计咨询 – 9K简单双端口（SDP）Block RAM初始化不正确
• （Xilinx答复39977） Spartan-6 Block RAM – 9K Block RAM不支持配置回读
• （Xilinx答复39999） Spartan-6 FPGA设计咨询 – 9K Block RAM初始化支持

如果在完成建议后仍有问题，请通过Xilinx技术支持打开WebCase：

http://www.xilinx.com/support/clearexpress/websupport.htm