FIR编译器v6.3  – 核心是否支持不同采样率的不同通道?-Xilinx-AMD社区-FPGA CPLD-ChipDebug