7系列FPGA设计助手 – 如何推断HDL代码中Block RAM和FIFO原语的使用

描述

以下答案记录为您提供有关如何推断HDL代码中的Block RAM和FIFO原语的信息。

注意：本答复记录是Xilinx 7系列FPGA解决方案中心（Xilinx答复46370）的一部分 。

Xilinx 7系列FPGA解决方案中心可用于解决与7系列器件相关的所有问题。

无论您是使用7系列FPGA开始新设计还是解决问题，都可以使用7系列FPGA解决方案中心来指导您获取正确的信息。

解

如果在HDL代码中正确实现，则可以推断块RAM和FIFO。

XST用户指南 （UG627）详细讨论了如何编码以便在设计中推断块RAM或FIFO：

https://www.xilinx.com/cgi-bin/docs/rdoc?v=latest;d=ug953-vivado-7series-libraries.pdf

此外， 用于加速设计性能的HDL编码实践白皮书 （WP231）提供了有关编码技术的更多信息，这些技术可用于优化设计中Block RAM的性能。

请参阅“最大化Block RAM性能”部分：

https://www.xilinx.com/support/documentation/white_papers/wp231.pdf