LogiCORE IP JESD204 v1.1  –  rxsync信号代表什么,此信号何时变高?-Xilinx-AMD社区-FPGA CPLD-ChipDebug

LogiCORE IP JESD204 v1.1 – rxsync信号代表什么,此信号何时变高?

描述

在LogiCORE IP JESD204 v1.1中,rxsync信号代表什么,此信号何时变高?

rxsync信号表示来自规范的同步请求(sync_)信号。 SYNC~信号的4位给出了字节分辨率(它是一个32位数据路径)。这些信号可以进行OR运,以产生1位SYNC~信号。

在JESD204A和JESD204B子类0和2器件中,当所有通道都收到有效的K28.5时,SYNC~将变为高电平,以便它们的代码组同步状态机超出状态CS_ININ(JESD204规范中的第7.1节)。

对于JESD204B子类1器件,在FPGA接收到SYSREF脉冲后,它将在第一个本地多帧时钟(LMFC)交叉点变为高电平,提供有效的K28.5,如前所述(规范的第6.3节有更多详细信息)话题)。

有关其他版本的LOGICORE IP JESD204Release Notes,请参阅(Xilinx答复44405)

请登录后发表评论

    没有回复内容