Vivado约束 – 如何约束ODDR / IDDR接口-Xilinx-AMD社区-FPGA CPLD-ChipDebug

Vivado约束 – 如何约束ODDR / IDDR接口

描述

如何限制IDDR / ODDR接口?

在IDDR / ODDR应用程序中,您必须为上升边缘部分指定set_output_delay,为下降边缘部分指定一个。

ODDR示例:

 set_output_delay -clock [get_clocks clk_pin_p] -max 1.0 [get_ports {spi_pin}] 
set_output_delay -clock [get_clocks clk_pin_p] -max 1.0 [get_ports {spi_pin}] -clock_fall -add_delay
set_output_delay -clock [get_clocks clk_pin_p] -min 0.5 [get_ports {spi_pin}] -add_delay
set_output_delay -clock [get_clocks clk_pin_p] -min 0.5 [get_ports {spi_pin}] -add_delay -clock_fall

IDDR示例:

 set_input_delay -clock [get_clocks clk_pin_p] -max 1.0 [get_ports {spi_pin}] 
set_input_delay -clock [get_clocks clk_pin_p] -max 1.0 [get_ports {spi_pin}] -clock_fall -add_delay
set_input_delay -clock [get_clocks clk_pin_p] -min 0.5 [get_ports {spi_pin}] -add_delay
set_input_delay -clock [get_clocks clk_pin_p] -min 0.5 [get_ports {spi_pin}] -add_delay -clock_fall

然后我跑了:

 report_timing -to [get_ports {spi_pin}] -delay_type max -max_paths 18 -nworst 18 
report_timing -from [get_ports {spi_pin}] -delay_type max -max_paths 18 -nworst 18

你会得到上升到上升,上升到下降,下降到下降,并下降到ODDR / IDDR的上升路径。

请登录后发表评论

    没有回复内容