RXAUI v2.2  – 针对Kintex-7和Virtex-7器件时Marvell模式下的定时失败-Xilinx-AMD社区-FPGA CPLD-ChipDebug

RXAUI v2.2 – 针对Kintex-7和Virtex-7器件时Marvell模式下的定时失败

描述

在ISE 13.4软件中定位Kintex-7和Virtex-7器件时,使用选择了Marvell模式的RXAUI v2.2可能会遇到定时错误。症状是设计可能无法满足时序,trce报告来自GTX的RX路径上具有大时钟偏差的路径,类似于以下内容:

松弛:-2.329ns(要求 – (数据路径 – 时钟路径偏差+不确定性))
来源:rxaui_block / gt_wrapper_i / gt0_gt_wrapper_i / gtxe2_i(HSIO)
目的地:rxaui_block / mgt_rxdata_reg_8(FF)
要求:3.200ns
数据路径延迟:3.465ns(逻辑电平= 0)(仅限组件延迟超出约束)
时钟路径偏差:-2.029ns(0.678 – 2.707)

BUFH组件需要在使用的GTX附近的UCF中进行约束。有三种可能的解决方法:

1.用LOC限制BUFH
这可以通过LOC完成(在FPGA编辑器的Planahead中选择适当的LOC之后):

INST“rxaui_block / rxclk_buf_i”LOC =“BUFHCE_X1Y36”;

2.在使用的GTX旁边使用AREA_GROUP约束BUFH(在选择适当的时钟区域之后):

NET“rxaui_block / rxclk_buf”TNM_NET =“TN_rxclk_buf”;
TIMEGRP“TN_rxclk_buf”AREA_GROUP =“CLKAG_rxclk_buf”;
AREA_GROUP“CLKAG_rxclk_buf”RANGE = CLOCKREGION_X1Y3;

3.如果时钟资源不是设计的问题,则example_design / <compname> _block.v [hd]中的BUFH可以更改为BUFG。

请登录后发表评论

    没有回复内容