LogiCORE IP QSGMII – 1.x的发行说明和已知问题

描述

此答复记录包含LogiCORE IP QSGMII的发行说明，该发行说明首次在ISE 13.4设计工具中发布，包括以下内容：

• 新功能
• 支持的器件
• 已解决的问题
• 已知的问题

有关安装说明，一般CORE Generator工具已知问题和设计工具要求，请参阅“ IP版本说明指南” 。

对于LogiCORE IP QSGMII v2.0及更高版本的发行说明，请参阅（Xilinx答复54668） 。

解

主要特征

• 根据思科专有的QSGMII规范1.2版设计
• 实现4个10/100/1000 Mb / s通道
• 用于封装，线路编码和链路同步的PCS（物理编码子层）的IEEE 802.3-2008条款36实现
• 可在CORE Generator工具中免费使用
• 支持内部或外部GMII，以连接MAC或客户逻辑
• 与Xilinx 7系列嵌入式收发器集成
• 提供VHDL或Verilog网表仿真模型

最新v1.4核心的新功能

• ISE 14.3工具支持
• Vivado 2012.3工具支持
• Zynq-7000 SoC支持

最新v1.4核心支持的器件

• 的Virtex-7
• Kintex-7产品
• 产品Artix-7
• ZYNQ-7000

注意：对于先前版本的“新功能”和“支持的器件”，请参阅生成的核心可用的readme.txt或版本信息文件。

已知的问题

此表将核心版本与包含它的第一个ISE或Vivado设计工具发行版本相关联。

下表提供了适用于PCI Express的7系列集成块的已知问题。

注意： “找到版本”列列出了首次发现问题的版本。问题可能也存在于早期版本中，但尚未执行特定测试来验证早期版本。