13.4及更早版本 –  Virtex-7和Kintex-7  – 具有562.5 MHz refclk的GTX IBERT内核可能导致映射错误-Xilinx-AMD社区-FPGA CPLD-ChipDebug

13.4及更早版本 – Virtex-7和Kintex-7 – 具有562.5 MHz refclk的GTX IBERT内核可能导致映射错误

描述

如果在以下条件下使用Virtex-7或Kintex-7 GTX IBERT内核,则MAP期间将发生实施错误:

  • 运行ISE 13.4软件及更早版本
  • 使用Kintex-7或Virtex-7 GTX IBERT核心
  • 参考时钟= 562.5 MHz

如果满足上述条件,Map中将出现以下错误消息:

错误:PhysDesignRules:2042 – MMCME2_ADV实例的DIVCLK_DIVIDE值1.000000
U_CHIPSCOPE_IBERT / U0 / U_IBERT_CORE / U_USRCLK_DIVIDER_2 / mmcm_adv_inst低于Fin / Fpfd值1.125000,其中Fin
输入频率为562.499930 MHz,Fpfd min – 最大值为10.000000 – 500.000000 MHz。

此问题是由算法中的错误引起的,该错误确定与IBERT核心一起使用的MMCM的适当M和D值,以生成GT的USRCLK。对于此频率,M和D值设置为非法值。此时,562.5 MHz的参考时钟不能与7系列GTX IBERT内核一起使用。此问题将在ISE 14.1软件中修复。

请登录后发表评论

    没有回复内容