Virtex-7,Kintex-7  – 在GTX IBERT中使用KC705或VC707“板配置设置”对系统时钟使用不正确的I / O标准-Xilinx-AMD社区-FPGA CPLD-ChipDebug

Virtex-7,Kintex-7 – 在GTX IBERT中使用KC705或VC707“板配置设置”对系统时钟使用不正确的I / O标准

描述

当我在GTX IBERT内核(Kintex-7或Virtex-7器件)中使用KC705或VC707“板配置设置”之一时,系统时钟选择了错误的I / O标准。

此问题仅影响在以下条件下使用IBERT的用户:

  • 使用ChipScope工具版本13.1,13.2,13.3,13.4或14.1
  • 针对KC705或VC707开发板
  • 在生成GTX IBERT内核时,使用KC705或VC707之一“板配置设置”

KC705和VC707开发板上的200 MHz振荡器使用LVDS_25 I / O标准。 KC705和VC707板配置设置自动选择DIFF_SSTL标准,该标准不正确。

要解决此问题,请手动选择系统时钟的LVDS_25设置而不是DIFF_SSTL,以确保正确操作IBERT设计。

此问题计划在ChipScope工具版本14.2中修复。

请登录后发表评论

    没有回复内容