13.3 PlanAhead  – 当我在Netlist视图中选择基元时发生内部异常-Xilinx-AMD社区-FPGA CPLD-ChipDebug

13.3 PlanAhead – 当我在Netlist视图中选择基元时发生内部异常

描述

如果我在PlanAhead中打开实现设计,然后展开Netlist – > Primitives并单击基元(例如LUT6),就会发生内部异常。

所有基元都不会发生此异常,但似乎与通过它们显示蓝色细线的基元相关。

收到类似于以下内容的错误消息:

此报告表明发生了内部PlanAhead错误。此信息对于调试很有用。
请使用此文件和附带的测试用例打开Xilinx技术支持部门的案例。
————————————————– —————————–
显示java.lang.NullPointerException
at ui.data.floorplan.oa(SourceFile:275)
at ui.data.floorplan.ob(SourceFile:357)
at ui.data.floorplan.tb(SourceFile:143)
at ui.data.floorplan.ta(SourceFile:47)
at ui.views.ta(SourceFile:554)
at ui.frmwork.vf(SourceFile:72)
在ui.frmwork.ve(SourceFile:46)
at ui.data.db(SourceFile:480)
at ui.data.da(SourceFile:91)
at ui.utils.aZ.setSelectionPaths(SourceFile:56)
在javax.swing.tree.DefaultTreeSelectionModel.setSelectionPath(DefaultTreeSelectionModel.java)
:170)
在javax.swing.JTree.setSelectionPath(JTree.java:1598)

此问题已在PlanAhead 13.4版中修复。

请登录后发表评论

    没有回复内容