为什么当使用ISPVM系统校验和计算正确时,我会得到一个失败的编程状态?这个装置似乎也能正常工作。-Lattice-莱迪斯社区-FPGA CPLD-ChipDebug

为什么当使用ISPVM系统校验和计算正确时,我会得到一个失败的编程状态?这个装置似乎也能正常工作。

您发送的日志文件显示您有一个JTAG链,里面有5个设备。链中的第一和第二设备都是ISPAC-CK5610AV设备,而第三、第四和第五设备都被列为旁路的JTAG-NOP设备。只要JTAG指令寄存器长度为这3个设备中的每一个都正确地指定,这就应该起作用。如果它对一个设备关闭1位,那么它会影响来自ISPPAC-CLK5610AV设备的TDO信号的读回。在这种情况下,当比特流被读取以进行验证时,它将从其预期位置偏移,从而导致故障。

在这个日志文件中,它显示了预期的读回值是1D(0001 1101),而接收值是8E(1000 1110),对于两个ISPAC-CK5610AV设备。这可能是由于错误的指令寄存器长度移位数据的情况。请验证JTAG链中JTAG-NOP设备的JTAG指令寄存器长度是否正确。

在JTAG时钟信号上也可能有一些噪声,导致数据在错误的时间被读取。请用示波器检查JTAG时钟信号,以确认它是干净的,没有异常的尖峰,这可以被解释为附加的时钟信号。如果在JTAG时钟信号上使用示波器探头而不是在探头被移除时的操作是成功的,那么这表明它是一个噪声问题,并且探头电容充当滤波器并清理信号。点名频繁问答题“为什么我在使用DL3A/B/C电缆的全扫描过程中得到错误信息来验证ID?”还提供了一些有用的检查,以确保读回数据是可靠的。

请登录后发表评论

    没有回复内容