13.2 PlanAhead  –  [约束5]无法在站点U36找到终端’my_sig_P’,GT的时钟信号无效站点-Xilinx-AMD社区-FPGA CPLD-ChipDebug

13.2 PlanAhead – [约束5]无法在站点U36找到终端’my_sig_P’,GT的时钟信号无效站点

描述

在PlanAhead 13.2软件中,我收到了几个类似于以下内容的严重警告:

“[约束5]无法在站点U36找到终端’my_sig_P’,GT的时钟信号无效站点
[ “/proj/my_proj/project_1/project_1.srcs/constrs_1/imports/ucf1/my_proj.ucf”:1344]”

警告指的是GT时钟信号,但与约束相关的设计信号是与GT无关的差分信号。

我的设计确实放置和布线,但是不遵循严重警告中标记的约束。

注意:相同的设计在Project Navigator中完成放置和布线,没有错误或与这些引脚相关的警告。

PlanAhead 13.2 DRC检查错误地将引脚标记为与GT相关联。由于严重警告,约束将从用于实现的中间UCF中删除。

此问题已在PlanAhead工具13.3中得到修复。

要解决PlanAhead 13.2中的问题,请通过“-uc”开关将另一个UCF中的LOC约束直接应用于NGDBuild。这可以通过选择Synthesis Settings选项并输入“-uc”后跟目录和文件名来执行。 (例如,“ – 更多选项”字段中的“-uc C:\ my_project \ diff signals.ucf”)。

请登录后发表评论

    没有回复内容