LogiCORE IP XAUI v10.2 – 在7系列GTX IES器件上实现核心所需的更改

描述

要在具有GTX收发器的7系列初始工程芯片（IES）器件上成功实施LogiCORE IP XAUI v10.2，需要进行更改。这些修改不适用于GES GTX器件或IES GTH器件。

在硬件上进行测试之前，请先应用下面列出的所有更改。

解

1. 运行7系列FPGA收发器向导v1.5 rev 1。
   • 将名称设置为“GT_WRAPPER”，“Initial ES”Silicon Version并选择“XAUI”协议。
   • 启用TX缓冲区并选择TXPLLREFCLK（第2页）。
   • 同时启用TXPOSTCURSOR / TXPRECURSOR（第3页）和TXPOWERDOWN / RXPOWERDOWN。
2. 将gt_wrapper.v [hd]，gt_wrapper_gt.v [hd]和qpll_cal.v [h]复制到XAUI示例设计目录中。
3. 将qpll_cal.v [hd]添加到/ implement目录中的xst.prj以及/ simulation / functional目录中的相应仿真文件。
4. 将gt_wrapper_gt.v [hd]中GTXE2_CHANNEL上的属性RXOUTCLKSEL更改为“000”。
5. 将GT [0/1/2/3] _TXPRECURSORINV_IN端口添加到GT包装器实例化并将它们绑定到逻辑’0’。
6. 将所有GT_COMMON DRP端口添加到GT包装器，并将输入连接到逻辑0并保持输出打开
7. 从XAUI块包装器中删除所有TX相位对齐逻辑：
   • 从GT_WRAPPER和相关逻辑中删除所有TXPHASE对齐端口
   • 分配：
     mgt_tx_ready <=＆mgt_txresetdone; （Verilog的）
     当mgt_txresetdone =“1111”时，mgt_tx_ready <=’1’，否则为’0′; （VHDL）
   • 分配：
     mgt_tx_fault <= ~mgt_txresetdone; （Verilog的）
     mgt_tx_fault <= not mgt_txresetdone; （VHDL）
8. 如果需要，实施已知的收发器软件使用模型更改（Xilinx答复43339） 。
9. 检查Kintex-7和Virtex-7 GTX收发器的设计咨询（Xilinx答复43244）
10. 实现了解XAUI问题：在7系列IES器件上进行数据传输时，sync_status被置为无效。 （Xilinx答复45497）
11. （Xilinx答复46483） – XAUI v10.2和RXAUI v2.2 – 链路伙伴重启7系列器件上的传输后，核心无法重新获得同步

笔记：
1）示例设计仿真不适用于启用GTX TX BUFFER。这将引入演示TB不会偏斜的偏差。要运行仿真，可以使用从rx到tx的环回，或者可以将串行接口连接到另一个XAUI核心，因为XAUI接收器将执行所需的偏移校正。
2）以上修改正在等待硬件验证。