13.2 PlanAhead – 三重SDI核心结果;错误：HDLCompiler：104 …在库中找不到

描述

我通过PlanAhead IP Catalog生成了一个Triple SDI或CIC编译器核心，并在我的设计中实例化了它。现在，当我使用XST综合设计时，我看到类似于以下的错误。

解析实体<my_v_triple_sdi>的体系结构<virtex6l>。
将VHDL文件“/Project_dir/v_triple_sdi_v1.0/run/pa_project/pa_project.runs/synth_1/my_v_triple_sdi_sim.vhd”解析为库工作
错误：HDLCompiler：104 – “/ Project_dir/v_triple_sdi_v1.0 /run/pa_project/pa_project.runs/synth_1/my_v_triple_sdi_sim.vhd”第42行：在库<work>中找不到<dru>。请确保已编译库，并且VHDL文件中存在库和use子句。
解析实体<my_v_triple_sdi>。
错误：HDLCompiler：854 – “/ Project_dir/v_triple_sdi_v1.0 /run/pa_project/pa_project.runs/synth_1/my_v_triple_sdi_sim.vhd”第44行：由于先前的错误，单位<my_v_triple_sdi>被忽略。

解

在ISE Design Suite 13.2中，针对这些内核的PlanAhead IP生成也将一些IP核仿真文件作为综合文件提供。

要在ISE Design Suite 13.2中解决此问题，必须从项目中删除IP内核，并将所有生成的IP内核文件相应地添加到项目中。

此问题已在ISE Design Suite 13.3中得到修复。