Logicore SRIO v5.6  – 当收发器位于左下角或左上角时很难满足时序要求-Xilinx-AMD社区-FPGA CPLD-ChipDebug