13.3 ChipScope GTX IBERT  – 对于Kintex-7和Virtex-7器件,RXDFELPMRESET_TIME设置不正确-Xilinx-AMD社区-FPGA CPLD-ChipDebug

13.3 ChipScope GTX IBERT – 对于Kintex-7和Virtex-7器件,RXDFELPMRESET_TIME设置不正确

描述

当我在13.3中为Kintex-7或Virtex-7器件生成GTX IBERT内核时,RXDFELPMRESET_TIME被设置为不正确的值。

这是ISE设计工具的13.3版中的已知问题。需要更改此值以使远端环回在异步接口中正常工作。

可以使用IBERT Core内置的DRP接口更改此设置。单击“DRP设置”选项卡,然后查找RXDFELPMRESET_TIME设置。该值应更改为0x0F。

此问题仅影响ISE 13.3工具中的Virtex-7和Kintex-7 FPGA GTX IBERT内核,并计划在13.4中修复。

请登录后发表评论

    没有回复内容