LogiCORE IP JESD204 v1.1  – 是否可以将IP内核用于不同的线路速率和不同的参考时钟?-Xilinx-AMD社区-FPGA CPLD-ChipDebug

LogiCORE IP JESD204 v1.1 – 是否可以将IP内核用于不同的线路速率和不同的参考时钟?

描述

对于LogiCORE IPJESD204,在GUI中它只允许1,2.5,3.125和6.25 GBit / s以及参考时钟线路速率的1/10或1/20。

是否可以将IP用于不同的线路速率和参考时钟?

LogiCORE IP JESD204 v1.1内核可以在1G到3.125的任何线路速率下工作(B中为6.25G)。在LogiCORE IP JESD204 v1.1用户指南 (UG774)中,表6-1说明了以下内容:

“可能有其他参考时钟选项,但需要使用收发器向导生成GTX收发器参数设置。”

但是,对于JESD204 GUI中未包含的速度,需要使用GTX向导手动生成GTX包装器。粗略的方法如下:

  • 运行特定线路速率和refclk的GT向导。
  • 以高于所需的下一线路速率生成CORE Generator IP(对于1.2Gbit / s,它将是2.5Gbit / s)。
  • 对于向导中的每个选项卡(少于10个)提供设置(例如,8b10b,终止到VTT,逗号检测等)。
  • 使用GT向导中的模块替换核心中的模块。
  • 与Xilinx I / O专家合作,以解决收发器设置问题。

ForLogiCORE IP JESD204Release来自其他版本的备注,请参阅 (Xilinx答复44405)

请登录后发表评论

    没有回复内容