LogiCORE IP JESD204 v1.1  – 为什么在生成核心时看不到示例设计文件?-Xilinx-AMD社区-FPGA CPLD-ChipDebug

LogiCORE IP JESD204 v1.1 – 为什么在生成核心时看不到示例设计文件?

描述

对于LogiCORE IP JESD204 v1.1,当我在13.3中生成JESD204B内核时,我看不到生成的任何示例文件。为什么?

目前,只有在语言设置为Verilog时才能看到示例文件。

其他版本的ForLogiCORE IP JESD204发行说明,请参阅(Xilinx答复44405)

请登录后发表评论

    没有回复内容