DisplayPort v2.3  – 在设计中使用两个核心,网表名称冲突-Xilinx-AMD社区-FPGA CPLD-ChipDebug

DisplayPort v2.3 – 在设计中使用两个核心,网表名称冲突

描述

我需要在一个ISE设计中使用两个版本的DisplayPort核心。

但是,当DisplayPort   生成核心,.ngc文件不使用CORE Generator中设计者给出的名称。

相反,它使用通用名称(例如,“dport_rxlink_top.ngc”)。

如果在单个设计中需要此IP的两个或更多不同版本,则会导致冲突。

与Vivado一起提供的DisplayPort IP已解决此问题。

ISE Design Suite中的解决方法是使用ngcbuild实用程序来包装核心并为其提供新的网表:

  1. 创建一个新的ISE项目,其中一个显示端口核心在其中实例化为顶层。
  2. 在综合设置中,请务必取消选中“添加I / O缓冲区”。
  3. 运行综合。
  4. 打开ISE命令提示符并键入以下命令:
     ngcbuild <design_name> <merged_ngc_name> 
  5. 将合并的.ngc作为黑盒子放入目标ISE项目中。

请登录后发表评论

    没有回复内容