Spartan-6 FPGA – 我可以从1.5V VCCO bank获得LVDS输出吗?xilinx_wiki6年前发布70 描述 在Spartan-6器件中,我可以从1.5V VCCO bank获得LVDS输出吗? 解 不,LVDS输出不能放置在以Vcco = 1.5V供电的存储体中.PlanAhead工具不允许将LVDS输出置于1.5V存储体中,因此DRC错误输出。 FPGAFPGA-CPLDxilinx赛灵思
没有回复内容