Spartan-6 PLL – 内部模式下的时钟相位

描述

如果在INTERNAL补偿模式下使用Spartan-6 FPGA PLL，CLKIN和CLKOUT端口之间的相位关系是什么？

解

如果在INTERNAL模式下使用PLL，请确保仅使用PLL进行频率综合。 PLL不执行任何相位对齐或时钟偏移。因此，两个时钟之间的相位关系不能得到保证，也无法确定。

如果设计要求与PLL一起使用已知的相位关系，则不建议使用INTERNAL补偿模式。在这种情况下，使用SYSTEM_SYNCHRONOUS或SOURCE_SYNCHRONOUS，它们在PLL的输入和输出时钟端口之间具有已知的相位关系。