13.2 EDK,AXI_HWICAP  – 从AXI HWICAP读取数据在仿真期间过早发生一个时钟周期-Xilinx-AMD社区-FPGA CPLD-ChipDebug