为什么布局布线跟踪报告中的最大频率Fmax与Performance Analyst(PA)报告中的最大频率不同?-Lattice-莱迪斯社区-FPGA CPLD-ChipDebug

为什么布局布线跟踪报告中的最大频率Fmax与Performance Analyst(PA)报告中的最大频率不同?

Trace报告根据项目首选项文件中的所有时序约束(即* .lpf)确定设计的Fmax。

例如,首选项文件可能具有多周期约束:

从组“START_WORD_REG”到“u_edn_top / U_E_BR_TOP / *”的多字符组合“2.000000 X

跟踪报告和PA报告将因此而有所不同。

跟踪报告列出所有路径并根据约束对其进行分析。

例如,路径u_edn_top / U_E_BR_TOP / U_E_BR_RCIF / SLICE_3902:CLK到u_edn_top / U_E_BR_TOP / U_E_BR_RCIF / SLICE_3875:DI1由于MULTICYCLE偏好而被约束(源网络在GROUP“START_WORD_REG”中)。

更多时间可用于信号传播,放松对Fmax的影响。。路径u_edn_top / U_E_BR_TOP / U_E_BR_RCIF / SLICE_3933:CLK到u_edn_top / U_E_BR_TOP / U_E_BR_RCIF / SLICE_3875:DI1不受MULTICYCLE偏好约束(源网络不在GROUP“START_WORD_REG”中),因此计算它以确定Fmax。
。PA报告列出了到达每个目的地的所有最坏情况路径,而不考虑任何约束。。对于每个目的地,PA仅列出最坏情况路径。。对于目的地u_edn_top / U_E_BR_TOP / U_E_BR_RCIF / SLICE_3875:DI1,它仅列出一个源u_edn_top / U_E_BR_TOP / U_E_BR_RCIF / SLICE_3902:CLK。 。PA工具不用于分析设计的总体预期Fmax,因为其中未列出许多路径。

请登录后发表评论

    没有回复内容