Kintex-7  – 当Vin电平超过数据表建议的工作条件时,差分对之间可能存在小泄漏路径-Xilinx-AMD社区-FPGA CPLD-ChipDebug

Kintex-7 – 当Vin电平超过数据表建议的工作条件时,差分对之间可能存在小泄漏路径

描述

当输入电压超过Kintex-7器件的输入电压规格(Vin)时,无论配置如何配置,从P引脚到N引脚的泄漏路径都很小。

Kintex-7的用户I / O引脚可用作差分引脚对。在每个差分引脚对的两个引脚之间,有一个可编程电路,其行为类似于差分端接电阻。可以使用DIFF_TERM属性在差分信号应用中启用此电路,但禁用此电路。当差分对的一个引脚与系列数据手册的推荐工作条件下的Vin规范之外的电压接口时,无论I / O的配置如何,该对之间都可能存在少量泄漏。如果在数据手册规范内操作,则引脚泄漏(IL)不违反规范。

请登录后发表评论

    没有回复内容