用于LogiCORE CPRI的7系列集成包装 –  v4.1-是否应启用收发器发送和接收弹性缓冲器?-Xilinx-AMD社区-FPGA CPLD-ChipDebug

用于LogiCORE CPRI的7系列集成包装 – v4.1-是否应启用收发器发送和接收弹性缓冲器?

描述

是否应该启用收发器发送和接收弹性缓冲器?有关详细信息,请参阅(Xilinx答复43244)

要使收发器能够发送和接收弹性缓冲区:

  • 在<component_name> /example_design/gtx_and_clocks/gtx/v7_gtwizard_gt.vhd文件中将RXBUF_EN设置为“TRUE”。
  • 在<component_name> /example_design/gtx_and_clocks/gtx/v7_gtwizard_gt.vhd文件中将TXBUF_EN设置为“TRUE”。
  • 在同一文件中,将RX_XCLK_SEL设置为“RXREC”。
  • 在同一文件中,将TX_XCLK_SEL设置为“TXOUT”。
  • 此外,禁用发送和接收相位对齐。

将<component_name> /example_design/gtx_and_clocks/gtx/v7_gtwizard_gt.vhd的RX Elastic Buffer和Phase Alignment Ports部分设置为:

——–接收端口 – RX弹性缓冲器和相位对准端口——-

RXBUFRESET => tied_to_ground_i,
RXBUFSTATUS =>打开,
RXDDIEN => tied_to_ground_i,
RXDLYBYPASS => tied_to_vcc_i,
RXDLYEN => tied_to_ground_i,
RXDLYOVRDEN => tied_to_ground_i,
RXDLYSRESET => tied_to_ground_i,
RXDLYSRESETDONE =>打开,
RXPHALIGN => tied_to_ground_i,
RXPHALIGNDONE =>打开,
RXPHALIGNEN => tied_to_ground_i,
RXPHDLYPD => tied_to_ground_i,
RXPHDLYRESET => tied_to_ground_i,
RXPHMONITOR =>打开,
RXPHOVRDEN => tied_to_ground_i,
RXPHSLIPMONITOR =>打开,
RXSTATUS =>打开,

将同一文件的TX Elastic Buffer和Phase Alignment Ports部分设置为:

———–发送端口 – TX弹性缓冲器和相位对齐———

TXBUFSTATUS =>打开,
TXDLYBYPASS => tied_to_vcc_i,
TXDLYEN => tied_to_ground_i,
TXDLYHOLD => tied_to_ground_i,
TXDLYOVRDEN => tied_to_ground_i,
TXDLYSRESET => tied_to_ground_i,
TXDLYSRESETDONE =>打开,

有关更多信息,请参阅LogiCORE CPRI发行说明和已知问题(Xilinx答复36969)

请登录后发表评论

    没有回复内容