PAC-Designer中POWR1220AT8中实现的状态机数量是否有限制?-Lattice-莱迪斯论坛-FPGA CPLD-ChipDebug

PAC-Designer中POWR1220AT8中实现的状态机数量是否有限制?

PAC-Designer软件将多个状态机的数量限制为15.实际上,POWR1220AT8中的宏单元数量会将状态机的数量限制为更少。
每个状态机使用的宏单元数量很大程度上取决于状态的数量和状态内控制的输出数量,并且因设计而异。
理解PAC-Designer中各种状态机设计的宏单元影响的一个好习惯是定期编译设计。。每次编译设计时,您都可以通过单击编译后显示的“单击此处查看fitter报告”链接来查看当前的宏单元使用情况。。报告的“设备资源摘要”部分包括与当前宏蜂窝使用相关的信息。

请登录后发表评论

    没有回复内容