13.2 PlanAhead  – 使用零件兼容性时不禁止某些Bank-Xilinx-AMD社区-FPGA CPLD-ChipDebug

13.2 PlanAhead – 使用零件兼容性时不禁止某些Bank

描述

我正在使用PlanAhead工具为XC7VLX585T,FFG1761执行I / O放置,并将“部件兼容性”设置为485T-FFG1761。

PlanAhead工具禁止两个人力资源Bank中的一个(Bank12),但将第13行(即585中的人力资源)留作可用。

观察7系列FPGA概述 (DS180),表7,似乎485T,FFG1761没有HR组。

此问题已在ISE Design Suite 13.3中得到纠正。

在ISE Design Suite 13.2及更早版本中,除了在设置部件兼容性选项时手动验证Bank约束是否应用于正确禁止的Bank之外,没有其他工作。

请登录后发表评论

    没有回复内容