Kintex-7，ChipScope Pro IBERT（13.2及更高版本） – IBERT向导允许使用不支持的线速与QPLL for Initial Engineering Sample Silicon

描述

Kintex-7 FPGA IBERT GTX内核允许使用工程样品（ES）芯片时QPLL不支持的某些线速。此答复记录详细说明了此已知问题，并提供了有关如何使用此核心并以Initial ES芯片为目标的指导。

解

对于Kintex-7 Lab ES和Initial ES芯片，QPLL VCO频率范围仅支持5.93 – 6.6 GHz。 Kintex-7 FPGAIBERT GTX内核仅根据数据手册规范限制线速。 Kintex-7 FPGA IBERT GTX内核不限制线速选择以匹配上述限制，因此在使用初始ES芯片时，可以为QPLL输入不支持的线路速率。

确保在Kintex-7 Lab ES或Initial ES芯片的VCO频率范围5.93-6.6 GHz之外不使用QPLL。如果在此范围之外使用针对初始ES或ES Lab芯片的IBERT核心，则可能导致收发器的行为不可靠。

如果不清楚目标器件是否受此限制，请参阅（Xilinx答复37579）以获取有关如何回读器件的JTAG IDCODE的说明。请参阅答案记录的JTAG IDCODE部分。对于Kintex-7 325T，JTAG ID为0,1或2将具有此限制。对于Kintex-7 480T，只有JTAG ID为0才有此限制。