为什么我不能重新设计我的设计后再注销引脚?-Lattice-莱迪斯社区-FPGA CPLD-ChipDebug

为什么我不能重新设计我的设计后再注销引脚?

有时,可以在没有PIN赋值的情况下安装一个设计,但是,在ISPPLEVER经典中的工具和GT;后面注释注释约束后,对PIN /节点分配的后注解也不能重新装配。

拟合算法是一种优化算法,其优化结果(即布局和布线的结果)依赖于初始条件。后注解后的设计不适合的原因是钳工的初始条件不同于以前的运行,因为销和节点分配是初始条件的一部分。为了解决这个问题,您可以回溯所有的引脚和节点,然后重新运行设计,看看它是否可以安装。

如果您仍然看到钳工错误,您可以通过详细的格式读取Fiter报告,通过检查工具& GT中的详细复选框,如果可以生成FITETER报告文件格式,以发现哪个通用逻辑块(GLB)更拥挤,并手动从GLB中删除一些节点到其他GLB中。约束编辑器,然后重新运行钳工。

请登录后发表评论

    没有回复内容