13.2 EDK  – 使用以太网IP核的AXI设计的XPS框图生成失败-Xilinx-AMD社区-FPGA CPLD-ChipDebug