13.2 EDK,AXI_DMA  –  axidma_v4_00_a示例’xaxidma_example_simple_intr.c’不正确-Xilinx-AMD社区-FPGA CPLD-ChipDebug

13.2 EDK,AXI_DMA – axidma_v4_00_a示例’xaxidma_example_simple_intr.c’不正确

描述

在’xaxidma_example_simple_intr.c的函数RxIntrHandler()中,某些参数不正确。

改变自:

/ *读取待处理的中断* /
IrqStatus = XAxiDma_IntrGetIrq(AxiDmaInst,XAXIDMA_DMA_TO_DEVICE);

/ *确认待处理的中断* /
XAxiDma_IntrAckIrq(AxiDmaInst,IrqStatus,XAXIDMA_DMA_TO_DEVICE);

至 :

/ *读取待处理的中断* /
IrqStatus = XAxiDma_IntrGetIrq(AxiDmaInst,XAXIDMA_DEVICE_TO_DMA);

/ *确认待处理的中断* /
XAxiDma_IntrAckIrq(AxiDmaInst,IrqStatus,XAXIDMA_DEVICE_TO_DMA);

此问题计划在嵌入式设计套件(EDK)13.3中修复。

请登录后发表评论

    没有回复内容