Spartan-6 – 我可以使用Sub-LVDS作为Spartan-6 FPGA I / O的输入吗？

描述

是否可以通过Sub-LVDS输入驱动Spartan-6 FPGA I / O？

解

但是，有可能需要检查Sub-LVDS输入的电气特性，以确保其满足Spartan-6 FPGA输入要求。

采用以下Sub-LVDS规范：

在上面的例子中，可以使用标准LVDS输入缓冲器：

对于输入摆幅VID最小/最大100mV / 600mV，Sub-LVDS为100 / 200mV;所以，这是在规范内。

LVDS共模电压为0.3mV – > 2.35V，Sub-LVDS为0.8mV – > 1V;这也符合规范。

可以使用正常的LVDS终端。但是，应在所有情况下进行IBIS仿真，以确保信号完整性正确。