ML507  – 到PC的以太网链路不稳定-Xilinx-AMD社区-FPGA CPLD-ChipDebug

ML507 – 到PC的以太网链路不稳定

描述

当通过千兆以太网链路连接到PC时,ML507评估平台可能会显示位错误。

此最大数据/ REFCLK ppm偏移由千兆以太网规范指定为+/- 200 ppm。这也是没有启用二阶环路的Virtex-5 GTXCDR的最大范围;请参见Virtex-6 FPGADC和开关特性数据手册 (DS152)中的表24:
http://www.xilinx.com/support/documentation/data_sheets/ds152.pdf

这些错误是由ML507和PC之间的Data / REFCLK ppm偏移超出最大范围引起的。

这是由于从电路板上的X7振荡器观察到的频率差异。

发生这种情况时,可以通过启用CDR的二阶环路使链路工作,从而使系统能够处理最高+/- 2000 ppm的最大频率差。

通过将PMA_RX_CFG从25’0F44088更改为25’0F44089,可以启用CDR的2阶环路。

此问题仅限于ML507,并且一般不会影响Virtex-5器件。

请登录后发表评论

    没有回复内容