LogiCORE IP DisplayPort v2.3  – 为什么源和宿核心的CORE_ID寄存器不同?-Xilinx-AMD社区-FPGA CPLD-ChipDebug

LogiCORE IP DisplayPort v2.3 – 为什么源和宿核心的CORE_ID寄存器不同?

描述

为什么源和宿核心的CORE_ID寄存器不同?

CORE_ID寄存器不是DisplayPort规范的一部分。这是一个用于识别Xilinx核心版本的寄存器。在DisplayPort v2.3中,CORE_ID版本错误,应该被忽略。

此问题将在下一版本的DisplayPort IP中解决。

请参见 (Xilinx答复33258)有关LogiCORE IP DisplayPort发行说明和已知问题的详细列表。

请登录后发表评论

    没有回复内容